DIY ЦАПы

[Rasetsu]

Как лучше это организовать?
Вариант 1

Вариант 2


Ниче что там не +15 а +18В будет?

[Yoshimo]

Сообщение от Rasetsu

Как лучше это организовать?

Для схемы компенсации нуля шкалы TDA1541A нужно только стабилизированное питание, причем очень хорошо отфильтрованное. Вариант 1 подходит, но я бы предусмотрел дополнительную фильтрующую RC цепочку, скажем 10 Ом + конденсаторный бутерброд (2200мкФ Elna SilmicII + 1мкФ X7R + 1нФ NP0).

[Rasetsu]

Спасибо за помощь. На вегалабе посоветовали не со стаба брать ток а с кондеров на выхлопе.

Так вообщем я набрал кучу информации и вроде более менее начинаю разбиратся в этих железках. Но все равно есть пару вопросов.

Откуда в таком слуае берется мастерклок?
РС-звуковая карта - SPDIF - ЦАП. Как я понял в самом чипе TDA1541 есть DEM ячейки, которые работают на определенной частоте, так же на SPDIF передатчике есть кварц. И на звуковой карте. В идеале все они должны работать на одной частоте битклока? Но на деле, как я понял получается совсем другая картина?

Мастерклок задает звуковая карта в данном случае? Затем в SPDIF передатчике сигнал восстанавливается до исходго и клок тоже, затем идет на чип в DEM ячейки.

Если я например использую обратную синхронизицию, например конвертер + звуковую карту с цифровым входом, то мастерклок задает чип TDA, то есть DEM ячейки?

А если я использую асинхронный USB-транспорт, то мастерклок будет задавать кварц на транспорте?

Еще изучил пропись цапомейкера ecdesign. Там он ишет что если на пины 16 и 17 поставить определенные номиналы, то клок DEm автоматически синхронизируется. Что знаее об этом?

[Yoshimo]

Сообщение от Rasetsu

Откуда в таком слуае берется мастерклок?

Зависит от схемы: если ЦАП работает в мастер режиме (с обратной синхрой), то клок должен находится в ЦАПе, а сигнал синхронизации передается обратно в транспорт; если в слейв режиме без обратной синхры (только спидиф), то клок восстанавливается из сигнала S/PDIF.

Сообщение от Rasetsu

РС-звуковая карта - SPDIF - ЦАП. Как я понял в самом чипе TDA1541 есть DEM ячейки, которые работают на определенной частоте, так же на SPDIF передатчике есть кварц. И на звуковой карте. В идеале все они должны работать на одной частоте битклока? Но на деле, как я понял получается совсем другая картина?

Спидиф сигнал несет в себе информацию о частоте мастерклока. Битклок всегда кратен частоте мастерклока и зависит от кратности передискретизации.
DEM ячейки - это динамические усреднители тока, в идеале их частота должна быть синхронизирована с вордклоком.

Сообщение от Rasetsu

Мастерклок задает звуковая карта в данном случае?

Да, если ЦАП работает в мастер-режиме.

Сообщение от Rasetsu

Затем в SPDIF передатчике сигнал восстанавливается до исходго и клок тоже, затем идет на чип в DEM ячейки.

В передатчике или приемнике? Зачем восстанавливается: а как без битклока ЦАП сможет отсчитать биты данных?

Сообщение от Rasetsu

Если я например использую обратную синхронизицию, например конвертер + звуковую карту с цифровым входом, то мастерклок задает чип TDA, то есть DEM ячейки?

Ооох, ну вы и намешали гороху с капустой. Чип TDA НИКОГДА не задает клок. Мастерклок задает клок-генератор. Все данные, поступающие на входной порт TDA жестко привязаны (синхронизированы) к сигналу клока.

Сообщение от Rasetsu

А если я использую асинхронный USB-транспорт, то мастерклок будет задавать кварц на транспорте?

Да. Только не кварц.ю а генератор. Кварц - это часть генератора.

Сообщение от Rasetsu

Еще изучил пропись цапомейкера ecdesign. Там он ишет что если на пины 16 и 17 поставить определенные номиналы, то клок DEm автоматически синхронизируется. Что знаее об этом?

Как он автоматически синхронизируется? С чем? Номиналы чего?
Внутри TDA стоит свой внутренний генератор (не путать с мастерклоком!), который управляет работой динамических делителей тока. Конденсатор (330-680пФ), устанавливаемый на 16 и 17 выводы - это внешний элемент обвязки этого генератора.

[Rasetsu]

Спасибо за пояснения, буду еще копать. Вот этот отрывок:

Active divider decoupling also depends on DEM clock. Like mentioned before, DEM clock oscillator is
able to "lock" on (on-chip) BCK crosstalk. By selecting DEM clock capacitor values that produce
(almost) exact multiples of fs, the DEM clock will "lock" to BCK and jitter amplitude would drop
significantly. The often used 470pF and 680pF won't result in a "lock" and produce maximum DEM
clock jitter amplitude.
Here are some capacitor values that result in a "lock" condition, capacitance might vary slightly due to
TDA1541A tolerances:
235.2 KHz, 350pF
256.58181 KHz, 318pF
282.24 KHz, 300pF
313.6 KHz, 260pF
352.8 KHz, 250pF
403.2 KHz, 203pF
470.4 KHz, 180pF
564.48 KHz, 145pF
705.6 KHz, 122pF

Еще про обвязку:

The active divider decoupling caps do have clearly audible effect on sound quality. The decoupling caps
need to have low inductance, very low leakage current, and low microphonics. Some of the active
divider outputs have only half the ripple frequency (check TDA1540 datasheet), and the ripple currents
vary with the output current.
So capacitors filtering fDEM / 2 need to have twice the capacity of the capacitor filtering fDEM. fDEM is
typically around 200 KHz. Capacitors filtering lower currents also have lower ripple current to filter, so
capacitance can also be lower. When selecting capacitor values with respect to DEM clock ripple current
frequency and active divider output current, and using 1uF as maximum value, following would apply:
pin 13,18, 2mA, fDEM /2, 1uF
pin 12,19, 1mA, fDEM, half current (13,18), twice the frequency of MSB, 250nF
pin 11,20, 0.5mA, fDEM / 2, half frequency, half current (12,19), 125nF
pin 10,21, 0.25mA, fDEM, half current double frequency (11,20), 31.25nF
pin 9,22, 0.125mA, fDEM / 2, half current, half frequency (10,21), 31.25nF
pin 8,23, 0.0625mA, fDEM, half current (9,22), 7,8nF
pin 7,24, 0.0625mA, fDEM, equal current (8,23), 7.8nF.
In practice, 1uF (MSB), 220nF, 120nF, 33nF, 33nF, 8.2nF, 8.2nF. This would give equal ripple currents
on all MSBs.

Думаю стоит попробовать твикнуть так. Но пока вообще собрать и завести нада)

[PROtoTYPE]

Народ я извиняюсь но нет ни у кого схемки выхлопа Пети Рогова что-бы подходила для TDA1541A но не 4.2,а что то позднее типа 4.5.Если не тяжело выложите плиз.

[Rasetsu]

Сообщение от PROtoTYPE

Народ я извиняюсь но нет ни у кого схемки выхлопа Пети Рогова что-бы подходила для TDA1541A но не 4.2,а что то позднее типа 4.5.Если не тяжело выложите плиз.

Не лучше ли спросить об этом самого SergioT? Вроде бы 4.5 несовместима с этим чипом. Да и принципиальной разницы нету.
Есть более подходящий вариант на diyaudio кстати. Посмотри у пользователя dvb project. Как-то так. Хороший кит, для NOS 2xTDA1541A вроде бы.

[andreysk]

какой из китов на ебее получше?
http://www.ebay.com/itm/DAC-TDA1541-...item337f40ea3e
http://www.ebay.com/itm/TDA1541-Deco...item35c3444ce4
http://www.ebay.com/itm/DAC-WM8805-T...item4ac053b0e1
http://www.ebay.com/itm/HiEND-TDA154...item4ac0448d5a

[Yoshimo]

Я бы не брал ни один из них.

[andreysk]

Сообщение от Yoshimo

Я бы не брал ни один из них.

кит нужен только как набор деталей в принципе, ибо по отдельности дороже выйдет собирать .....
такие трансы подойдут?